

Ausführliche Zusammenfassung: Digitaltechnik & State Machines

Studiengang EIT & MEC Bachelor

2026

Contents

1 Block: Digital Intro

1.1 Boolean Algebra – Grundbegriffe

- Information besitzt eine Maßeinheit: das **Bit**.
- Ein Bit repräsentiert die Zustände True/False, Yes/No, 1/0.
- Auch *term entropy* und *amount of information* sind relevante Begriffe.

Drei grundlegende Operationen der Booleschen Algebra:

1. **Konjunktion (UND):** $y = x_1 \wedge x_2 = x_1 \cdot x_2 = x_1 x_2$
2. **Disjunktion (ODER):** $y = x_1 \vee x_2 = x_1 + x_2$
3. **Negation (NICHT):** $y = \bar{x}$

1.2 Basic Functions I

1.2.1 a) Negation (NICHT-Verknüpfung)

- **Funktion:** $Y = \bar{X}$
- **Wahrheitstabelle:**

X	Y
0	1
1	0

1.2.2 b) Konjunktion (UND-Verknüpfung)

- **Funktion:** $Y = X_1 \cdot X_2$; Erweiterung: $Y = X_1 \cdot X_2 \cdots X_n$
- **Wahrheitstabelle:**

X1	X2	Y
0	0	0
0	1	0
1	0	0
1	1	1

1.2.3 c) Disjunktion (ODER-Verknüpfung)

- **Funktion:** $Y = X_1 \vee X_2$; Erweiterung: $Y = X_1 \vee X_2 \vee \cdots \vee X_n$
- **Wahrheitstabelle:**

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	1

1.3 Basic Functions II

1.3.1 d) NAND-Verknüpfung

- **Funktion:** $Y = \overline{X_1 \cdot X_2}$; Erweiterung: $Y = \overline{X_1 \cdot X_2 \cdots X_n}$
- **Wahrheitstabelle:**

X1	X2	Y
0	0	1
0	1	1
1	0	1
1	1	0

1.3.2 e) NOR-Verknüpfung

- **Funktion:** $Y = \overline{X_1 \vee X_2}$; Erweiterung: $Y = \overline{X_1 \vee X_2 \vee \cdots \vee X_n}$
- **Wahrheitstabelle:**

X1	X2	Y
0	0	1
0	1	0
1	0	0
1	1	0

1.3.3 f) Antivalenz-Verknüpfung (XOR / Exklusiv-ODER)

- **Funktion:** $Y = \overline{X_1}X_2 \vee X_1\overline{X_2}$
- **Wahrheitstabelle:**

X1	X2	Y
0	0	0
0	1	1
1	0	1
1	1	0

1.4 Arbitrary Functions – Disjunktive Normalform (Sum of Products)

Aus einer Wahrheitstabelle kann jede beliebige Funktion als Summe der Produkte aller Zeilen mit Ausgang $y = 1$ gebildet werden. Hinweis: $0 = \overline{x}$, neue Zeile ist *oder*.

Beispiel:

x_1	x_2	x_3	y
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

$$y = \overline{x_1} \cdot \overline{x_2} \cdot \overline{x_3} + \overline{x_1} \cdot x_2 \cdot x_3 + x_1 \cdot \overline{x_2} \cdot x_3$$

1.5 Application of Open Collector Circuits

Wozu: Um mehrere Gatter-Ausgänge auf eine gemeinsame Leitung zu legen, ohne dass sie sich gegenseitig zerstören.

Hauptanwendung: Wired-AND und gemeinsame Busleitungen (z. B. I²C).

Schaltungsprinzip: Alle Open-Collector-Ausgänge ($G_1, G_2, \dots, G_n$) sind direkt mit einem gemeinsamen Arbeitswiderstand R_C gegen die Versorgungsspannung verbunden. Der gemeinsame Ausgang lautet U_a .

1.6 CMOS-Inverter (Schaltplan)

- T_2 : p-Kanal-MOSFET (oben), Source an V_{DD} .
- T_1 : n-Kanal-MOSFET (unten), Source an Masse.
- Gates von T_1 und T_2 gemeinsam: Eingang U_e .
- Drains von T_1 und T_2 gemeinsam: Ausgang U_a .

Beim Umschalten oder Floating-Input leiten beide leicht.

1.7 CMOS Power Consumption (Nur Formel!)

$$P_V = V_{DD} \cdot I = V_{DD} \cdot Q \cdot f = C_{P_v} \cdot V_{DD}^2 \cdot f$$

- V_{DD} : Versorgungsspannung; I : Strom; C_{P_v} : fiktive Verlustkapazität; f : Schaltfrequenz.

Vergleich ECL/TTL/CMOS: P/M steigt mit Frequenz; CMOS 74HC00 deutlich sparsamer als TTL 74LS00 und ECL 10,100.

1.8 CMOS-Gatter – Eingangsbeschaltung (Folie 15)

Schutzbeschaltung: Spannungen über/unter V_{CC}/GND werden über die Dioden abgeleitet. Die Widerstände ($400\ \Omega$ je Eingang A, B) sind nur zur Strombegrenzung da.

- Vorwiderstand $400\ \Omega$ in Eingang A und B.
- Schutzdioden gegen V_{CC} und Masse (Sperrichtung).
- Ausgang: $P = A + B$.

1.9 Voltage Levels / Störabstand – Nur Störabstand wichtig!

CMOS hat deutlich größere Störabstände als TTL.

	TTL In	TTL Out	CMOS In	CMOS Out
LOW	< 0,8 V	< 0,4 V	< 1,5 V	< 0,1 V
HIGH	> 2,0 V	> 2,7 V	> 3,5 V	> 4,9 V

CMOS und TTL sind **nicht** direkt kompatibel – ausreichender Störabstand ist essenziell.

1.10 Logical Gates Need Time – Propagation Delay

- t_{pHL} : Ausbreitungsverzögerung HIGH $\rightarrow$ LOW.
- t_{pLH} : Ausbreitungsverzögerung LOW $\rightarrow$ HIGH.
- Beide Zeiten sind meist gleich groß.

1.11 Example Data Sheet: MM74HC00

- **Absolute Maximum Ratings:** V_{CC} : $-0,5$ bis $+7,0$ V.
- **Recommended Operating Conditions:** V_{CC} : $2-6$ V.
- **Fan-Out:** Treiben von 10 LS-TTL-Lasten (Ruhestrom, Kann 10 TTL-Eingänge treiben).
- **Störabstand** aus DC-Tabelle ablesen.
- **Eingangsstrom** I_{IN} , **Ruhestrom** I_{CC} .
- **Umschaltzeiten** (AC Electrical Characteristics): Propagation Delay, Maximum Output Rise and Fall Time.
- C_{PD} : fiktive Ersatzkapazität für internen dynamischen Stromverbrauch; C_{IN} : Eingangskapazität.

1.12 Tri State (High Impedance)

- Falls Enable = 0: beide FETs sperren $\Rightarrow$ Ausgang hochohmig (High-Z).
- Falls Enable = 1: Eingang = Ausgang (Buffer-Funktion).

Wahrheitstabelle:

X	P (Enable)	Y
0	0	Z (hochohmig)
1	0	Z (hochohmig)
0	1	0
1	1	1

1.13 Kombinatorische Logik I – Decoder (nur Wahrheitstabelle)

Decoder (2-to-4): Schaltet exakt einen von n Ausgängen auf 1.

Gleichungen: $y_0 = \overline{a_1} \overline{a_0}$; $y_1 = \overline{a_1} a_0$; $y_2 = a_1 \overline{a_0}$; $y_3 = a_1 a_0$.

Kombinatorische Logik: Ausgang hängt **nur** vom aktuellen Eingang ab. Kein Speicher, keine Vergangenheit.

1.14 Kombinatorische Logik II – Multiplexer & Demultiplexer

Demultiplexer (DEMUX): 1 Eingang $\rightarrow$ viele Ausgänge.

a_1	a_0	aktiver Ausgang
0	0	$y_0 = d$
0	1	$y_1 = d$
1	0	$y_2 = d$
1	1	$y_3 = d$

Multiplexer (MUX): Viele Eingänge $\rightarrow$ 1 Ausgang.

a_1	a_0	Ausgang
0	0	$y = d_0$
0	1	$y = d_1$
1	0	$y = d_2$
1	1	$y = d_3$

1.15 Kombinatorische Logik III – Addierer

1.15.1 Halbaddierer (Half Adder)

Hat **keinen** Carry-Eingang $\Rightarrow$ kann nur die unterste Bitstelle addieren.

- $s_0 = a_0 \oplus b_0$ (Summenbit, via XOR)
- $c_1 = a_0 \cdot b_0$ (Übertrag, via AND)

a_0	b_0	s_0	c_1
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

1.15.2 Volladdierer (Full Adder)

Eingang			Intern			Ausgang	
a_i	b_i	c_i	p_i	g_i	r_i	s_i	c_{i+1}
0	0	0	0	0	0	0	0
0	1	0	1	0	0	1	0
1	0	0	1	0	0	1	0
1	1	0	0	1	0	0	1
0	0	1	0	0	0	1	0
0	1	1	1	0	1	0	1
1	0	1	1	0	1	0	1
1	1	1	0	1	0	1	1

s_i = Summenbit, c_{i+1} = Carry out (Übertrag nächste Stelle).

1.15.3 Two's Complement (Zweierkomplement)

Im Computer wird im Wesentlichen nur addiert; Subtraktion erfolgt über Addition des Zweierkomplements.

Kreis-Darstellung (4-Bit): 0000 = 0, 0001 = +1, ..., 0111 = +7, 1000 = -8, ..., 1111 = -1.

Beispiel Subtraktion: $0101 - 0111 = 0101 + (1001) = 1110 = -2$ (Übertrag ignorieren).

2 Vorlesung 2: Analog Stuff & Switching Circuits

2.1 Ladungspumpe (Charge Pump)

Schaltung mit Kondensatoren C_1 , C_i , C_f , C_0 , Last R_L und Schaltern S1–S4.

- $V_2^{\max} = V_1$ im Leerlauf; $Q = C \cdot U$.
- **Phase 1:** C_1 lädt sich auf V_1 auf.
- **Phase 2:** C_1 entlädt sich auf V_2 .
- C_2 puffert/glättet die Ausgangsspannung.

Spannungsrelationen: $U_A = U_C$; $U_C = 2 \cdot U_A$; $U_D = -U_A$.

Funktion der Kondensatoren:

- C_i : Puffert die Eingangs-/Versorgungsseite. Beim Laden von C_f in Step 1 fließt ein kurzer, hoher Stoßstrom.
- C_f (Ladungstransporter): Lädt sich in Step 1 am Eingang auf, fließt durch das Umschalten zur Ausgangsseite und gibt in Step 2 seine Ladung an C_0 ab.
- C_0 : Glättet die Ausgangsspannung.

2.2 Bypassing & Decoupling

2.2.1 Grundprinzip

- **Bypassing:** C_{byp} sitzt direkt an der Last und liefert schnelle Stromspitzen für das Bauteil. Über lange Leitungen hat man eine Induktivität, sodass ohne C_{byp} die Spannung einbrechen würde.
- **Decoupling:** Die Last erzeugt durch ihr Schalten Störungen (Stromspitzen, Spannungsripple) auf der Versorgungsleitung. Das LC-Glied entkoppelt den lauten Lastteil vom Rest der Schaltung.
 - L_{dec} : sperrt hochfrequente Störströme (hohe Impedanz bei HF).
 - C_{dec} : kurzschließt verbleibende HF-Störung gegen Masse und puffert die saubere Seite.

2.2.2 Traditional Bypassing a Digital IC

- Hauptproblem: Induktivität der Versorgungsleitungen (und der Masseleitung).
- Klassische Methode: Jeder IC bekommt einen Bypass-Kondensator C_B (z.B. 100 nF, Keramik-SMD) direkt an seine Versorgungspins.

2.2.3 Modern Bypassing

- Kondensatoren unterscheiden sich in ihrem Verhalten.
- Mit steigender Frequenz und schnelleren Signalfanken verlieren einzelne Kondensatoren an Wirkung (ESR, ESL).
- Einseitige oder zweiseitige PCBs sind nicht mehr Stand der Technik.
- Bypassing ist ein **Layout-Problem!**

- Lösung: verschiedene Kondensatorwerte parallel ($1\ \mu\text{F}$, $0,1\ \mu\text{F}$, $0,01\ \mu\text{F}$, $0,001\ \mu\text{F}$).
- Kleine C: gut bei hohen Frequenzen; große C: gut bei tiefen Frequenzen (Eigenresonanz, nur R).

2.2.4 Multilayer Bypassing – Power Bus Charging Hierarchy

Stufe	Quelle	Kapazität / Geschwindigkeit
HUGE (SLOW)	Power Supply (DC/DC)	L_{PS}
BIG (POKEY)	Leaded Capacitors	$100\ \mu\text{F}$, L_{bulk}
SMALL (QUICK)	SMT Capacitors	$0,01\text{--}100\ \mu\text{F}$
TINY (FASTEST)	DC Power Planes	$\text{pF--}100\ \text{nF}$, $L_{\text{plane}}/L_{\text{trace}}$

2.3 Schmitt-Trigger (Switching Circuits)

- Analoger Schwellenwertschalter mit **Hysterese** (Einschaltswelle $U_{+2} \neq$ Ausschaltswelle U_{+1}).
- Not-Gate: Ein- und Ausschaltswelle ist ein Punkt (keine Hysterese).
- Signale: Eingang U_e , Ausgang U_a . Das Fenster/die Hysterese zwischen U_{+1} und U_{+2} verhindert Prellen bei langsamen Flanken.

2.4 Barkhausen-Kriterium

Bedingung, damit ein rückgekoppelter Verstärker als Oszillator schwingt (sich selbst trägt, ohne Eingangssignal):

1. **Amplitudenbedingung:** $|A \cdot W| = a(\omega) \cdot b(\omega) = 1$
Das Signal muss nach einem kompletten Umlauf durch die Schleife genau gleich groß zurückkommen. Bei < 1 klingt die Schwingung ab, bei > 1 schaukelt sie sich auf. In der Praxis startet man bei Knapp > 1 ; eine Begrenzung (z. B. OPV-Spannungslimit) regelt dann auf $= 1$.
2. **Phasenbedingung:** $\alpha(\omega) + \beta(\omega) = n \cdot 2\pi$
Die gesamte Phasendrehung in der Schleife muss ein Vielfaches von 360 sein $\Rightarrow$ das rückgekoppelte Signal kommt phasengleich (mitschwingend) an und verstärkt sich selbst.

2.5 Pierce-Oszillator (Quartz Oscillator)

- IC1: Verstärker, 180 Phasendrehung.
- IC2: "Impedanzwandler", damit der Oszillator nicht belastet wird.
- Q_1 (Quarz): frequenzbestimmendes Element; schwingt extrem präzise auf seiner Resonanzfrequenz.
- R_1 ($100\ \text{k}\Omega \dots 10\ \text{M}\Omega$): Rückkopplungswiderstand parallel zum Inverter – zieht den Inverter in seinen linearen (verstärkenden) Arbeitspunkt, statt ihn voll durchzuschalten.
- C_1, C_2 ($10\ \text{pF} \dots 82\ \text{pF}$): Lastkondensatoren; bilden mit dem Quarz das schwingende Netzwerk und sorgen für die restliche Phasendrehung.
- R_2 ($10\ \Omega \dots 4,7\ \text{k}\Omega$): Dämpfungs-/Schutzwiderstand – begrenzt den Strom durch den Quarz und unterdrückt unerwünschte Oberwellen.

Der Inverter dreht die Phase um 180. Das Quarznetzwerk (Q_1 mit C_1/C_2) dreht um weitere 180 $\Rightarrow$ zusammen 360 Phasenbedingung erfüllt. R_1 sorgt für Verstärkung > 1 (Amplitudenbedingung). Damit sind beide Barkhausen-Bedingungen erfüllt und die Schaltung schwingt selbstständig – genau auf der Quarzfrequenz, weil der Quarz nur dort die passende Phase liefert.

Vorteil des Quarzes: Frequenztoleranz 20 ppm, Temperaturstabilität 0,05 ppm/K.

2.6 Phase-Locked Loop (PLL)

Ein Regelkreis, der einen Oszillator so nachregelt, dass dessen Ausgang in Phase und Frequenz mit einem Referenzsignal synchron läuft.

Komponenten:

- **Reference Signal Source:** liefert die Sollvorgabe f_{Ref} , θ_{Ref} .
- **Phase Frequency Detector (PFD):** Vergleicht das Referenzsignal mit dem rückgeführten Oszillatorsignal und gibt ein Fehlersignal aus, das proportional zur Phasen-/Frequenzdifferenz ist.
- **Loop Filter** $K_F(s)$: Tiefpass – glättet das Fehlersignal zu einer sauberen, langsam veränderlichen Steuerspannung und bestimmt die Regeldynamik.
- **VCO** (Voltage Controlled Oscillator) $K_V(s)$: erzeugt das Ausgangssignal f_{osc} ; seine Frequenz hängt von der angelegten Steuerspannung ab.
- **Rückführung:** VCO-Ausgang geht zurück zum Detektor.

Der Detektor misst, ob der VCO der Referenz hinterhereilt oder vorausläuft. Der Loop-Filter wandelt diesen Fehler in eine Steuerspannung $\Rightarrow$ der VCO korrigiert seine Frequenz, bis Referenz und VCO phasengleich laufen. Dann ist die Schleife eingerastet und der Phasenfehler bleibt null.

2.7 PLL-Application I – Frequenzsynthesizer

Erweiterung zum Frequenzsynthesizer mit 2 Teilern (M und N), um aus einer festen Quarzfrequenz frei wählbare Ausgangsfrequenzen zu erzeugen.

- **M-Teiler** vorne (Referenzpfad): teilt die Quarzfrequenz herunter $\Rightarrow f_{\text{Ref}} = f_{\text{Ref-IN}}/M$. Das legt die Vergleichs-/Rasterfrequenz fest, mit der der Detektor arbeitet.
- **N-Teiler** in der Rückführung: teilt den VCO-Ausgang $\Rightarrow f_{\text{osc}}/N$ geht zum Detektor zurück.
- Wichtig: N und M können nur ganze Zahlen sein. $f_{\text{osc}} = \frac{N}{M} \cdot f_{\text{Ref-IN}}$.

Als fertiger Baustein: **Clock Synthesizers/Drivers** – aus einem Quarz (14,31 MHz) werden mehrere Frequenzen erzeugt (14,31 MHz, 33 MHz, 100 MHz, 48 MHz).

3 Vorlesung 3: Sequential Circuits

3.1 A Simple Latch – RS-Latch (Flip-Flop)

- Zwei kreuzgekoppelte NAND-Gatter (oder NOR): speichert 1 Bit.
- Eingänge wirken **aktiv-low**: $\overline{S}$, $\overline{R}$.
- Q_{-1} = der alte Wert (“eine Taktflanke davor” / “der gespeicherte Zustand”).
- $\overline{Q}_{-1}$ = alter Wert invertiert.
- Funktionen: Set, Reset, Halten + ein verbotener Zustand.
- Q und $\overline{Q}$ sind immer gegensätzlich (außer im verbotenen Fall).
- Das Halten macht aus der Logik einen Speicher.

$\overline{S}$	$\overline{R}$	Q	$\overline{Q}$	Funktion
0	0	(1)	(1)	Verboten
0	1	1	0	Set
1	0	0	1	Reset
1	1	Q_{-1}	$\overline{Q}_{-1}$	Halten

3.2 RS-Latch with Clock

Schaltung unwichtig, nur warum Clock:

Die Clock ist ein Enable: nur wenn C aktiv ist, wirken R/S, sonst Halten.

Zweck: Synchronisation – alle Speicher übernehmen zur selben (definierten) Zeit, dadurch keine Reaktion auf Zwischenzustände/Störungen.

3.3 RS Master-Slave Flip-Flop

Warum Master-Slave: Das taktgesteuerte Latch von vorher ist **transparent**: solange $C = 1$ ist, schlägt jede Eingangsänderung sofort auf den Ausgang durch. Das ist gefährlich bei Rückkopplungen (z. B. Zähler) – der Ausgang könnte mehrfach kippen, während der Takt noch high ist.

Lösung: 2 hintereinandergeschaltete Latches, die gegenphasig getaktet werden.

- **Phase 1** ($C = 1$): Master offen $\Rightarrow$ übernimmt R/S und speichert den neuen Wert. Slave sperrt ($\overline{C} = 0$) $\Rightarrow$ hält seinen alten Wert, Ausgang Q ändert sich nicht. Der neue Wert wird intern “zwischengespeichert”, ist aber noch nicht am Ausgang sichtbar.
- **Phase 2** ($C = 0$): Master gesperrt $\Rightarrow$ friert seinen Wert ein, reagiert nicht mehr auf R/S. Slave offen ($\overline{C} = 1$) $\Rightarrow$ übernimmt den Wert vom Master, jetzt erscheint er am Ausgang Q.

Flankensteuerung: Der Ausgang ändert sich nur beim Taktwechsel, nicht solange C high ist.

3.4 JK Flip-Flop (nur Wahrheitstabelle)

J = Set, K = Reset.

JK = RS ohne verbotenen Zustand; die kritische Kombination (1,1) wird zum Toggle umgewendet.

J	K	Q	Funktion
0	0	Q_{-1}	Halten
0	1	0	Reset
1	0	1	Set
1	1	$\overline{Q}_{-1}$	Toggle (kippt um)

Toggle $J = K = 1$ macht das JK ideal für Zähler und Frequenzteiler (bei jedem Takt kippt der Ausgang $\Rightarrow$ halbiert die Frequenz).

Realisiert als Master-Slave, also flankengesteuert. Die Rückkopplung der Ausgänge auf die Eingänge ist der Grund, warum kein undefinierter Zustand mehr entsteht.

3.5 Recap: Latch vs. Flip-Flop

- **Zustandsgesteuert (Latch):** Reagiert wenn $C = 1$ ist (pegelgesteuert, level triggered). Während der aktiven Phase (clock level) kann jede Eingangsänderung am Ausgang beobachtet werden $\Rightarrow$ transparentes Latch.
- **Flankengesteuert (Flip-Flop):** Reagiert wenn $C = \uparrow$ oder $\downarrow$ (eine von beiden steigend oder fallend), flankengesteuert, edge triggered.

3.6 Utilization of the JK-FF

3.6.1 D-Flip-Flop

Bei jeder Taktflanke gilt $Q = D$.

Aus JK gebaut mit $J = D$, $K = \overline{D} \Rightarrow$ dadurch entfällt verbotener Zustand und Toggle.

D	Q
0	0
1	1

Anwendung: **Register**.

3.6.2 T-Flip-Flop

$T = 0$: Halten; $T = 1$: kippt zu jeder Taktflanke um.

Aus JK gebaut mit $J = K = T$.

T	Q
0	Q_{-1}
1	$\overline{Q}_{-1}$

Anwendung: **Counter** (Zähler).

3.7 Schieberegister

Vier D-Flip-Flops in Reihe geschaltet, alle am gemeinsamen Takt CLK (synchron).

Funktion: Bei jeder Taktflanke übernimmt jedes D-FF den Wert seines Vorgängers $\Rightarrow$ der gesamte Inhalt rückt um eine Stelle nach rechts:

$$Q_1 \leftarrow DI, \quad Q_2 \leftarrow Q_1, \quad \dots$$

Wozu:

- Seriell $\rightarrow$ Parallel: Bits einzeln eintakten und gleichzeitig einlesen.
- Parallel $\rightarrow$ Seriell.

3.8 Binärzähler I

Frequenzteilung: z_0 teilt durch 2, z_1 durch 4, ...

Wahrheitstabelle 4-Bit-Zähler: $Z = 0 \dots 15$, Bits $z_3 z_2 z_1 z_0$.

3.8.1 Asynchroner Zähler

Kette aus JK-Flip-Flops (alle als Toggle verschaltet, $J = K = 1$).

Nur das erste FF bekommt den echten CLK. Jedes weitere FF wird vom Ausgang Q des vorherigen getaktet.

Problem: Jedes FF schaltet erst nachdem das vorherige geschaltet hat. Dadurch summiert sich die Gatterlaufzeit. Kurzzeitig können falsche Zwischenwerte anliegen $\Rightarrow$ langsam, nur tiefe Frequenzen.

Nur bis 10 zählen (z. B. Modulo-10): Asynchron – Reset aller Flip-Flops wenn $z_3 \cdot z_1 = 1$ (d. h. $1010_2 = 10$).

3.8.2 Synchroner Zähler

Hier bekommen alle Flip-Flops denselben CLK gleichzeitig.

Logik: Ein FF kippt nur dann, wenn alle niederwertigen Bits = 1 sind:

- $T_0 = 1$ (kippt immer)
- $T_1 = z_0$
- $T_2 = z_0 \cdot z_1$
- $T_3 = z_0 \cdot z_1 \cdot z_2$ (genau das machen die UND-Gatter)

4 Vorlesung 4: Speicher & Programmierbare Logik & Analog Stuff 3

4.1 Volatile Memories

“Volatile heißt: Strom weg = Daten weg.”

4.1.1 SRAM / DRAM

- **SRAM-Zelle (6 Transistoren):** kreuzgekoppelte Transistorstruktur (statisch). Bei der FET-Variante wird über die Ausgänge der Zustand geschrieben. SRAM verliert seinen Zustand **nicht** über Zeit $\Rightarrow$ schnell, braucht viel Platz.
- **DRAM-Zelle (1 Transistor + 1 Kondensator):** DRAM würde seinen Zustand nach kurzer Zeit verlieren (Kondensator entlädt sich) und braucht deshalb periodischen **Refresh**.

4.1.2 Non-volatile Memories II – Vergleich

	EEPROM	Flash	SRAM+Batt.	FRAM	MRAM
Memory size	1 Mb	4 Gb	64 Mb	4 Mb	4 Mb
Write speed	$> 1 \text{ ms}$	$> 10 \mu\text{s}$	$\sim 50 \text{ ns}$	$\sim 150 \text{ ns}$	$\sim 50 \text{ ns}$
Cost	○	+	○/–	–	–
Size	+	+	+/–	+	+
Write cycles	$> 100\text{k}$	$> 10\text{k}$	∞	$> 10^{12}/40 \text{ J.}$	$\infty/20 \text{ J.}$

E²PROM: bitweise gelesen, gelöscht und beschrieben werden. Nachteil: Pro Zelle mehr Logik $\Rightarrow$ geringere Speicherdichte, teurer.

Flash: Lesen bit-/wortweise; löschen **blockweise**. Bit ändern: ganzen Block löschen und neu schreiben. Vorteil: einfache Zellstruktur $\Rightarrow$ hohe Speicherdichte, billig (SSD, SD-Karte). Nachteil: unflexibel bei kleinen Änderungen.

4.1.3 Flash Memories – SLC vs. MLC

- **SLC (Single-Level Cell):** 1 Bit pro Zelle über 2 Spannungspegel.
- **MLC (Multi-Level Cell):** mehrere Bits pro physikalischer Zelle über fein abgestufte Ladungsmengen.

4.2 Functional Principle of a Memory

Speicher = Matrix aus Zeilen & Spalten. Adresse wird in Zeilen- und Spaltenanteil aufgeteilt. n Adressbits $\Rightarrow 2^n$ Speicherplätze (da 10 Bit).

Tri-State-Treiber trennt Lese-/Schreibpfad auf gemeinsamer Datenleitung.

Ablauf:

1. Adresse anlegen $\Rightarrow$ Zeilendekoder aktiviert eine Zeile, Spaltendekoder wählt eine Spalte $\Rightarrow$ eine Zelle ist ausgewählt.
2. Schreiben (WR): DI wird über den Treiber in die Zelle geschrieben.
3. Lesen (RD): Der Zellinhalt wird über den Spaltenauswahlschalter ausgelesen und über DO ausgegeben.

4.3 A Simple Memory Access

- **Address:** Adresse der zu lesenden Zelle wird angelegt und stabil gehalten.
- **CS (Chip Select):** Wählt den Speicherchip aus (Active Low).
- **RD (Read):** Signalisiert “Lesen” (Active Low). Wird aktiviert nachdem Adresse und CS stehen.
- **Data:** Der Speicher braucht eine kurze Zugriffszeit (Access Time), bis die Daten bereitstehen. Erst dann erscheint “Valid Data” auf der Datenleitung; dann darf der Prozessor das Bit übernehmen.

Schreibzugriff analog: WR statt RD und Daten in die andere Richtung.

4.4 Programmable Logic

4.4.1 Simple Programmable Devices I – GAL/SPLD (Macrozelle)

YT anschauen!

Komponenten der Macrozelle:

- **Logic Array:** Ein Gitter aus Leitungen mit programmierbaren Verbindungspunkten. Hier wählt man, welche Eingangssignale zu den AND-Gattern geführt werden.
- **AND-Gatter** $\Rightarrow$ Product Terms: Jedes AND-Gatter bildet einen Produktterm.
- **OR-Gatter:** Die Produktterme werden ODER-verknüpft $\Rightarrow$ eine Logikfunktion in Summe von Produkten Form.
- **XOR-Gatter:** Erlaubt programmierbare Invertierung des Ausgangs.
- **Programmable Register (Flip-Flop):** Das Ergebnis kann direkt durchgereicht oder im Flip-Flop gespeichert werden.

Steuerleitungen am Register:

- Globaler Clock / CLK: Takt für das FF.
- Asynchronous Clear (CLR): setzt das FF unabhängig von CLK zurück.
- Output Enable + Tri-State-Buffer: Bestimmt, ob der Ausgang aktiv treibt oder hochohmig ist $\Rightarrow$ bidirektionale I/O-Pins.
- Feedback Select: Wählt, ob der Ausgang ins Logic Array zurückgeführt wird $\Rightarrow$ wichtig für Zustandsmaschinen/sequenzielle Schaltungen.

Bekannte Bausteine: **16V8**, **22V10**.

4.4.2 CPLD-Struktur – YT anschauen!

Ein CPLD besteht aus mehreren SPLD-ähnlichen Blöcken, die über eine zentrale programmierbare Verbindungsmatrix verbunden sind. Grundidee: **viele Macrocell-Blöcke außen, eine globale Verschaltungsmatrix in der Mitte.**

Die Hauptkomponenten:

- **LABs (Logic Array Blocks):** Hier je 16 Macrocells, insgesamt 64. Jede Macrocell ist im Prinzip die Einheit aus der vorigen Folie (AND-OR-Matrix + Flip-Flop + OE/Feedback).

- **PIA (Programmable Interconnect Array):** Die zentrale Säule in der Mitte – der globale Bus, der alle LABs miteinander verbindet. Jedes LAB speist Signale (z. B. 16 Leitungen) in die PIA ein und empfängt von dort (z. B. 36 Leitungen).
- **I/O Control Blocks:** Außen an jedem LAB. Verbinden die Macrocells mit den physischen I/O-Pins (6–16 Pins pro Block) und steuern Tri-State/Output Enable für jeden Pin.
- **Globale Steuersignale:** GCLK1/GCLK2 (globale Taktsignale), OE1/OE2 (globale Output-Enables), GCLRn (globaler async. Clear/Reset).

Wichtig: Die PIA ist eine deterministische, vollständig verbundene Matrix – jedes Signal kann jedes LAB erreichen mit **fester, vorhersagbarer Verzögerung** (zentraler Vorteil von CPLDs gegenüber FPGAs).

4.4.3 FPGA-Struktur – YT

Ein FPGA ist ein regelmäßiges Gitter (Array) aus kleinen Logikblöcken, die durch programmierbare Verdrahtungskanäle verbunden sind. Im Gegensatz zum CPLD (wenige große Blöcke + eine zentrale Matrix) hat das FPGA **viele kleine Blöcke + verteilte Verdrahtung**.

Die Hauptkomponenten:

- **CLBs (Configurable Logic Blocks):** Blöcke im Inneren des Arrays. Ein CLB enthält typischerweise LUTs zur Realisierung beliebiger Boolescher Funktionen, Flip-Flops zum Speichern, und etwas Steuerlogik. Sehr feinkörnig (im Gegensatz zur AND-OR-Matrix beim CPLD).
- **Routing Channels (Verdrahtungskanäle):** Die Leitungen zwischen den CLBs (horizontal und vertikal). Über programmierbare Schaltunkte wird festgelegt, welcher CLB mit welchem verbunden wird.
- **IOBs (Input/Output Blocks):** Die Blöcke am Rand des Arrays. Verbinden das interne Gitter mit den physischen Pins und stellen Ein-/Ausgabe, Tri-State usw. bereit.
- **VersaRing Routing Channel:** Spezieller Verdrahtungsring außen herum, der die IOBs flexibel mit der internen Logik verbindet.

Wichtig: Die Verdrahtung ist **verteilt**, nicht zentral wie die PIA. Macht FPGAs sehr flexibel, aber die **Timing-Verzögerung ist schwerer vorhersagbar** (hängt vom Routing-Weg ab) – das ist der zentrale Unterschied zum CPLD.

Spezialblöcke (Ecken):

- OSC: interner Oszillator (Takterzeugung).
- B-SCAN: Boundary-Scan (JTAG-Test).
- RDBK (Readback): Auslesen der Konfiguration zum Testen.
- STARTUP: Steuert das Hochfahren/Initialisieren nach dem Konfigurieren.
- Complex software needed for placement and routing of the FPGA.
- Configuration is loaded from a (serial) Flash into the FPGA at power-on.

4.5 Analog Stuff 3 – Isolation

4.5.1 Isolation – Problem

Die beiden Massen liegen nicht auf dem exakt gleichen Potential. Dadurch gibt es ein Massepotentialdifferenz. Sobald man beide Massen verbindet, gibt es eine Masseschleife.

Untere Grafik: Das Signal fließt über die obere Leitung. Aber durch die Potentialdifferenz zwischen den Massen fließt ein zusätzlicher Störstrom durch die Masseschleife (Ground loop). Dieser Störstrom überlagert sich mit dem Nutzsignal $\Rightarrow$ das empfangene Signal wird verfälscht (Brummen, rauschen, Messfehler).

4.5.2 Isolation – Solution

Übertragung ohne direkte elektrische Verbindung – nur noch 1 Masse, keine Masseschleife mehr.

Warum es die Lösung ist: Die Ground Potential Difference (unten) existiert weiterhin. Durch die Trennung ist der Stromkreis der Masseschleife unterbrochen, dadurch kann kein Störstrom mehr durch die Masseschleife fließen. Das Signal nimmt nur noch seinen sauberen “Signal and Return Path” auf der jeweiligen Seite – kein Störstrom überlagert das Nutzsignal mehr.

Alle sind galvanisch getrennt.

4.5.3 Isolation – Types

Optisch: Gut für digitale Signale, hohe Trennungsspannung. Nachteil: groß und teuer.

Kapazitiv (E-Feld): Braucht ein Wechsellsignal. Schnell, kompakt, gut integrierbar. Nachteil: E-noise.

Induktiv (B-Feld): Braucht ebenfalls AC, ist robust und kann leistungsstark übertragen. Nachteil: groß und teuer; M-noise.

	Pro	Con
Optical	Low cost, High isolation, Noise immunity	Low speed, High power
Capacitive	High speed, Low power	E noise
Inductive	High speed, Lowest power	M noise

4.6 Long Lines (Lange Leitungen)

4.6.1 Long Lines Basics I

Wann ist die Länge relevant? Ab ca. $\lambda/10$, ab da treten Reflexionen, Laufzeiten und Wellen auf.

G' = Verluste im Isolationsmaterial.

4.6.2 Long Lines Basics II

- **Charakteristische Impedanz:** $Z_0 = \sqrt{\frac{R' + j\omega L'}{G' + j\omega C'}}$ (Impedanz Leitung)
- Wellenausbreitung: Spannung braucht Zeit sich auszubreiten.

4.6.3 Long Lines Reflection I & II

Abschlusswiderstand Z_2 ist größer als Leitungsimpedanz $Z_0 \Rightarrow$ Reflexion hat gleiches Vorzeichen. Umgekehrt: wenn Z_2 kleiner ist, gibt es eine negative Reflexion.

Reflexionskoeffizient:

$$\rho = \frac{Z_2 - Z_0}{Z_2 + Z_0}$$

Spezialfälle:

- $Z_2 = Z_0$: $\rho = 0$, Welle unverändert.
- $Z_2 = \infty$ (offenes Ende): $\rho = 1$.
- $Z_2 = 0$ (Kurzschluss): $\rho = -1$.

Anfangsspannung: $V_i = V_s \frac{Z_0}{Z_0 + Z_s}$

5 Vorlesung 5: State Machines & Interference

5.1 Sequential Logic

- In sequential logic the outputs depend on the present inputs **and on the history** of the inputs.
- Sequential logic has memory.

Blockdiagramm: Input $\rightarrow$ Combinational Logic Circuit $\rightarrow$ Output (mit Positive Feedback $\rightarrow$ Memory $\leftarrow$ Clock Signal).

5.2 Finite State Machine (FSM)

Elemente eines endlichen Automaten (Zustandsautomaten):

- **States** (Zustände)
- **Transitions** (Zustandsübergänge)
- **Conditions** (Übergangsbedingungen)
- **Actions** (z. B. Entry Actions)

Kann implementiert werden mit: PLCs, Software, Hardware.

Interner Aufbau:

- δ : Übertragungsfunktion – berechnet aus aktuellem Zustand Z und Eingabe den nächsten Zustand Z' .
- Speicher: speichert den Zustand; (Takt/Clock) übernimmt Z' als neues Z .
- ω : Ausgabefunktion – erzeugt die Ausgabe.

5.3 Mealy- und Moore-Automat

- **Moore-Automat:** Ausgaben hängen **nur vom aktuellen Zustand** ab. Ausgabe **vor** Takt. Sicherer (synchron).
- **Mealy-Automat:** Ausgaben hängen **von Zustand und Eingaben** ab. Ausgabe sofort möglich. Weniger Zustände, reagiert schneller auf Inputs.

5.4 Traffic Light Control (Ampelsteuerung)

5.4.1 Traffic Light Control I – Aufgabenstellung

- Nur eine Fußgängerampel im Fokus.
- Schalter startet Umschaltprozess – startend bei “Grün” – endend bei “Rot”.
- Zurückschalten startet den Prozess erneut – endend bei “Grün”.

5.4.2 Traffic Light Control II – Zustandsdiagramm

Moore-Automat (Zustandsmaschine – Outputs only depend on the actual state).

Zustände: GREEN $\rightarrow$ (switch ON) $\rightarrow$ YELLOW $\rightarrow$ (switch DON'T CARE) $\rightarrow$ RED
YELLOW $\rightarrow$ (switch OFF) $\rightarrow$ RED $\rightarrow$ (switch ON) $\rightarrow$ zurück.

5.4.3 Traffic Light Control III – Zustandskodierung

Zustand		Y_2	Y_1	Y_0
S0 (Grün)	$Y = 001$	0	0	1
S1 (Gelb)	$Y = 010$	0	1	0
S2 (Rot-Gelb)	$Y = 110$	1	1	0
S3 (Rot)	$Y = 100$	1	0	0

5.4.4 Traffic Light Control IV – Implementierung (Moore-Maschine)

- Die vier Zustände werden durch zwei D-Typ-Flip-Flops repräsentiert.
- Output und Transient Functions können unabhängig voneinander analysiert werden.

5.4.5 Traffic Light Control V – Transient Functions

state d_0	q_1	q_0	x	d_1
S0 0	0	0	0	0
S0 1	0	0	1	0
S1 1	0	1	0	1
S1 1	0	1	1	1
S2 0	1	0	0	0
S2 0	1	0	1	0
S3 0	1	1	0	1
S3 1	1	1	1	1

5.4.6 Traffic Light Control VI – Output Functions

state	q_1	q_0	y_2	y_1	y_0
S0	0	0	0	0	1
S1	0	1	0	1	0
S2	1	0	1	1	0
S3	1	1	1	0	0

5.4.7 Traffic Light Control VII – Schaltung

- Output functions: XOR-Gatter und OR-Gatter erzeugen y_2 , y_1 , y_0 .
- Transient functions: AND- und OR-Gatter mit Takteingang X .
- State memory: zwei D-Flip-Flops.

5.5 Garage Door Control (Garagentorsteuerung)

5.5.1 Aufgabenstellung

- Ein Taster öffnet und schließt das Tor (Signal T).
- Zwei Endlagensensoren: O (offen), U (unten/zu).
- Ausgänge: M (Motor an = 1), R (Richtung: 1 = auf, 0 = zu).
- Ist das Tor zu, startet T den Öffnungsvorgang; ist es offen, startet T den Schließvorgang.
- Motor wird abgeschaltet, sobald die (schließende) Tür vollständig geschlossen ist; ebenso beim Öffnen.

5.5.2 Teil I – Grundversion (Moore-Automat, 4 Zustände)

Eingänge: T = Taster, O = Sensor “offen”, U = Sensor “zu”. Ausgänge: M = Motor (1 = an), R = Richtung (1 = auf, 0 = zu).

Zustandsdiagramm: GESCHLOSSEN (MR=00) $\xrightarrow{T=1}$ ÖFFNEN (MR=11) $\xrightarrow{O=1}$ OFFEN (MR=00) $\xrightarrow{T=1}$ SCHLIESSEN (MR=10) $\xrightarrow{U=1}$ GESCHLOSSEN.

Zustand	Bedeutung	M	R
GESCHLOSSEN	Tor unten, Ruhe	0	–
ÖFFNEN	Motor fährt auf	1	1
OFFEN	Tor oben, Ruhe	0	–
SCHLIESSEN	Motor fährt zu	1	0

Übergangstabelle (Teil I):

Aktueller Zustand	Eingang	Nächster Zustand
GESCHLOSSEN	T=0	GESCHLOSSEN
GESCHLOSSEN	T=1	ÖFFNEN
ÖFFNEN	O=0	ÖFFNEN
ÖFFNEN	O=1	OFFEN
OFFEN	T=0	OFFEN
OFFEN	T=1	SCHLIESSEN
SCHLIESSEN	U=0	SCHLIESSEN
SCHLIESSEN	U=1	GESCHLOSSEN

5.5.3 Teil II – Erweiterung

Zwei neue Anforderungen: K (Kontaktsensor/Hindernis) kehrt beim Schließen sofort um und hat Vorrang vor U. Der Taster T während der Fahrt stoppt das Tor; beim nächsten Druck fährt es in die Gegenrichtung.

Dafür braucht man zwei zusätzliche “Stopp”-Zustände, die sich die letzte Richtung merken.

Vollständige Übergangstabelle (Teil II) – mit Prioritäten:

In SCHLIESSEN gilt die Reihenfolge K vor T vor U (Hindernis zuerst prüfen).

Aktueller Zustand	Eingang (Priorität)	Nächster Zustand	Bedeutung
GESCHLOSSEN	T=1	ÖFFNEN	Start aufwärts
ÖFFNEN	T=1	STOP-auf	Taster → anhalten
ÖFFNEN	O=1	OFFEN	ganz offen
OFFEN	T=1	SCHLIESSEN	Start abwärts
SCHLIESSEN	K=1	ÖFFNEN	Hindernis → umkehren
SCHLIESSEN	T=1	STOP-zu	Taster → anhalten
SCHLIESSEN	U=1	GESCHLOSSEN	ganz zu
STOP-auf	T=1	SCHLIESSEN	Gegenrichtung (zu)
STOP-zu	T=1	ÖFFNEN	Gegenrichtung (auf)

Kurz für die Zusammenfassung:

- Moore-Automat: M und R hängen nur vom Zustand ab.
- Grundversion = 4 Zustände, einfacher Zyklus: zu → auf → offen → zu.
- Erweiterung = 2 zusätzliche Stopp-Zustände (merken die letzte Richtung) + K mit Vorrang vor U.
- Denkaufgabe (Hardware-Überwachung): Timeout-Timer / Encoder / Motorstrom als zusätzliche Sensoren, plus ein FEHLER-Zustand, in den jeder Fahrzustand bei Zeitüberschreitung springt.

6 Vorlesung 6: Interference (EMV)

6.1 Coupling Mechanisms – Vier fundamentale Einkopplungsmechanismen

1. **Inductive coupling** (Induktive Kopplung)
2. **Coupling by Radiation** (Strahlungskopplung)
3. **Galvanic coupling** (Galvanische Kopplung)
4. **Capacitive coupling** (Kapazitive Kopplung)

6.2 Coupling by Radiation

Ein freies EM-Feld trifft auf die Leiterschleife, die durch Signalkabel + Erdverbindung der beiden Geräte entsteht (“Ground loop”). Die Schleife wirkt wie eine Antenne und fängt das Feld ein $\Rightarrow$ induzierte Störung.

Je größer die Schleifenfläche (Höhe h), desto stärker die Kopplung.

Maßnahmen: Schleifenfläche verkleinern, Abschirmung mit Kupfer/Alu.

6.3 Inductive Coupling I & II

- Kopplung durch Magnetfelder.
- Gegeben durch dI/dt – steigt mit Frequenz.
- Beispiele: Kurzschluss, Fehlerstrom, Blitzeinschlag.

Der Strom i im Störkabel erzeugt ein Magnetfeld H . Dieses durchdringt die benachbarte Victim-Loop und induziert dort eine Störspannung. Je schneller die Stromänderung (dI/dt), desto stärker.

- Differential mode = Störung in die Signal-Leiterschleife.
- Common mode = Schleife über die Masseebene.

Maßnahmen (Inductive Coupling II):

- Reduce loop-area (e.g. twisted wires)
- Reduce length of wires/tracks
- Keep dI/dt as small as possible
- Change orientation / position
- Shielding with high-permeable material for low frequency and copper/aluminum for $f > 100\text{ Hz} - 1\text{ kHz}$

6.4 Capacitive Coupling (Crosstalk) I–IV

- Kopplung durch elektrische Felder.
- Gegeben durch dv/dt – steigt mit Frequenz. Nur Spannungsänderungen.

Zwischen Störleiter (Source) und Opfer liegt eine parasitäre Kapazität. Eine Spannungsänderung dv/dt am Source schickt über diese Kapazität einen Störstrom in den Victim-Leiter. Je schneller die Spannungsänderung, desto stärker.

Crosstalk-Arten:

- **Far end (top right):** Beide Signale laufen in die gleiche Richtung. Die Störung koppelt zum entfernten Ende.
- **Near end (bottom right):** Signale laufen in entgegengesetzte Richtungen. Die Störung koppelt zurück zum nahen Ende.

Maßnahmen (Capacitive Coupling IV):

- No parallel wiring and reduced length of wires/tracks
- Use “guard-tracks” or ground-wires
- Shielding with copper/aluminum
- Increase distance between circuits
- Use Low ohmic circuits
- Keep dV/dt as small as possible

6.5 Galvanic Coupling I & II

- Common currents through wires and tracks.
- Influence between to circuits by voltage drop.
- Coupling even at low frequencies.
- Supply-wires or common ground-wires introduce distortions from one module to another.

Verändert sich je nachdem wieviel S1–S3 Strom zieht.

Maßnahmen (Galvanic Coupling II):

- Separate supply-lines for different modules
- Bypass capacitors reduce at least peak-currents
- “Star point”-grounding
- Low inductive grounding (short)
- Common-mode chokes